




Máquinas de Estados Finitos


1. Imagine que você está projetando um controlador para um elevador de um edifício de 25 andares. O controlador possui duas entradas: para cima e para baixo. Ele produz uma saída que indica o andar que o elevador está ligado. Não há piso 13. Qual é o número mínimo de bits de estado do controlador?
2. Descreva em palavras o que faz a máquina de estado da figura abaixo. Utilizando a codificação binária de estado, complete uma tabela de transição de estado e uma tabela de saída para a FSM. Escreva as equações Booleanas para o próximo estado e de saída, e esboce o circuito da FSM.



3. Os acidentes continuam a ocorrer no cruzamento da Avenida Acadêmica com o Bulevar Bravado. Estenda o controlador de semáforo apresentado em sala de aula para que ambas as luzes sejam vermelhas por 5 segundos antes de qualquer luz ficar verde novamente. Esboce o diagrama de transição de estados da máquina de Moore, codificações de estados, tabela de transição de estado, tabela de saída, equações de próximo estado e de saída e o circuito da FSM.
4. O código de Gray tem uma propriedade útil na qual os números consecutivos diferem apenas num *bit* de posição. A tabela abaixo lista um código de Gray de 3 bits que representa os números 0 a 7. Projete uma FSM de um contador de Gray de 3 bits sem entradas e com três saídas. Quando reiniciado, a saída deve ser 000. Em cada ciclo de *clock*, a saída deve avançar para o próximo código de Gray. Depois de atingir 100, deve repetir com 000.

Número	Código Gray
0	000
1	001
2	011
3	010
4	110
5	111
6	101
7	100

5. Desenhe o diagrama de uma FSM que detecte a borda de subida de um sinal lento, ou seja, que permanece em 1 por vários ciclos de *clock*. A FSM deve gerar um pulso curto, igual ou menor que um período de *clock*, para indicar a detecção.
6. Descreva em palavras o que faz a máquina de estado da figura abaixo. Utilizando a codificação binária de estado, complete uma tabela de transição de estado e uma tabela de saída para a FSM. Escreva as equações Booleanas para o próximo estado e de saída, e esboce o circuito da FSM.



7. Reimplemente a questão 5 utilizando uma FSM *Mealy*. Defina a tabela de transição de estado e de saída combinada usando a codificação binária, escreva as equações do próximo estado e de saída, e esboce o circuito da FSM.
8. O caracol robótico apresentado em sala de aula tem uma filha cujo cérebro é uma máquina de Mealy. A caracol filha sorri quando ela desliza sobre o padrão 1101 ou 1110. Padrões sobrepostos não devem ser considerados. Esboce o diagrama de transição de estado para este caracol feliz usando o menor número de estados possível. Escolha uma codificação de estados e escreva uma tabela de transição de estado e de saída combinada usando as suas codificações. Escreva as equações do próximo estado e de saída, e esboce o circuito da FSM.
9. Estenda o contador de *Gray* módulo do exercício 4 para um contador UP/DOWN, adicionando uma entrada UP. Se UP = 1, o contador avança para o próximo valor. Se UP = 0, o contador recua para o número anterior. Utilize codificação *one hot* para apresentar as tabelas de transição de estado e de saída codificadas, extraia as equações e esboce o circuito da FSM.
10. Projete uma FSM com uma entrada, A, e uma saída, X. X deve ser 1 se A tiver sido 1 por, pelo menos, três ciclos, não necessariamente consecutivamente. Mostre o seu diagrama de transição de estado, tabela de transição de estados codificados, equações do próximo estado e de saída, e esquemático.
11. Projete uma FSM com uma entrada, A, e uma saída, Y. Y deve ser 1 se A tiver sido 1 por, pelo menos, dois ciclos consecutivos. Mostre o seu diagrama de transição de estado, tabela de transição de estados codificados, equações do próximo estado e de saída, e esquemático.
12. Em comunicação digital, um padrão de sincronização especial, conhecido como preâmbulo, é usado para indicar o início de um pacote. Por exemplo, o preâmbulo Ethernet II inclui oito octetos repetidos de "10101010". Apresente um diagrama para uma FSM que gere o padrão "10101010". O circuito possui um sinal de entrada, *start*, e uma saída, *dataout*. Quando *start* for '1', o padrão "10101010" será gerado nos próximos oito ciclos de clock.
13. Agora apresente um diagrama de uma FSM que detecte o padrão "10101010" no receptor. O circuito possui um sinal de entrada, *data-in*, e um sinal de saída, *match*. O sinal *match* será ativado com nível lógico alto (1) durante um período de *clock* quando o padrão de entrada "10101010" for detectado.